

轨到轨运放设计技术文档

---LWang
LWANG

一、	题目要求	2
二、	架构确定	2
(一)	运放架构	2
(二)	偏置电路架构	2
三、	参数指标选取	3
(一)	gm/id 方法介绍	3
(二)	仿真电路准备	3
(三)	仿真参数配置	3
(四)	参数解释	4
1.	Self_gain (本征增益)	4
2.	Vov (过驱动电压)	4
3.	id/w (电流密度)	4
4.	gm/id (跨导效率)	4
5.	ft (特征频率)	5
6.	FOM (Figure of Merit)	5
(五)	图像绘制	5
(六)	参数确定	7
1.	gm _{id} 选取	7
2.	L 选取	7
3.	电流分配	7
4.	W 选取	8
(七)	偏置电路设计	8
1.	Cascode 偏置电路	8
2.	Constant gm bias	9
3.	启动电路	10
四、	仿真	11
(一)	DC 仿真	11

(二) AC 仿真	12
(三) STB 仿真	13
(四) PSRR 仿真	14
(五) CMRR 仿真	14
(六) Swing 仿真	15
(七) Slew Rate 仿真	16
(八) NOISE 仿真	18
(九) Corner 仿真	19
(十) OFFSET 仿真	22

一、 题目要求

DC 增益 (DC Gain) $\geq 80\text{dB}$

增益带宽积 (GBW) $\geq 50\text{MHz}$

负载电容 (CL) = 10pF

二、 架构确定


(一) 运放架构

输入级：PMOS+NMOS 并联输入，折叠级联 (Folded Cascode) 电路

输出级：悬浮电流镜+Class AB 输出级


补偿：Miller 补偿 + Nulling 电阻

(这是一个很经典的结构，使用并联输入保证输入轨到轨，折叠共源共栅提高第一级增益，Class AB 输出保证输出轨到轨以及大的动态电流，悬浮电流镜为输出级提供偏置)



(二) 偏置电路架构

自启动电路 + constant gm bias 电路 + folded cascode 偏置电路



三、 参数指标选取

(一) gm/id 方法介绍

在设计过程中，采用 gm/id 方法来进行参数优化。需要根据 **self_gain**、**ft** 以及 **gm/id** 的取值来综合确定 **L** 值。然后利用 **id/w ~ gm/id** 的关系确定每个 MOS 管的 **W** 值。

(该方法是主推的方法，给出下面几篇文章和视频链接供阅读者学习)

[The gm/id methodology, a design guideline for two stage miller OP](#) 哔哩哔哩 bilibili

[先进工艺中的集成电路设计-gm/id 设计方法](#) - 知乎


[模拟 IC——gm/id 设计方法学 \(1\)](#) 哔哩哔哩 bilibili

)

(二) 仿真电路准备

搭建下面的电路

- **MOS 管参数设定：**将 MOS 管的 **W**、**L** 和 **Multiplier** 设为可变变量，以方便后续扫描分析。
- **栅漏短接：**为了确保 MOS 管始终处于饱和区，栅极和漏极之间应保持短接。





(三) 仿真参数配置

在仿真环境中 (ADE->Explorer) 配置仿真参数:

- **W = 1u** (**W** 的大小对扫描参数的影响不大，可以设置为 1u 方便后续计算)

- $L = 0.2\mu : 0.1\mu : 2\mu$ (观察其对 gm/id 、 $self_gain$ 和 ft 等指标的影响)
- V_{gs} : 设定初值后, 进行 DC 仿真并扫描 V_{gs} 参数, 从 $0.1V$ 到 $1.5V$, 以分析不同 V_{gs} 下的性能。
- $Multiplier = 1$ (暂时设置为 1, 后续其值用来调节 MOS 管的尺寸以确保其适配版图设计)
- $V_{ds} = 1.8V$: 其值基本不影响曲线扫描结果, 暂设置为 VDD ($1.8V$)
(只是基本, 由于沟道长度调制, 还是会略微影响电流的, 所以建议根据实际情况来设置, 如 $500mV$ 等等)



(四) 参数解释

1. Self_gain (本征增益)

$Self_gain = gm * r_o$ 衡量 MOS 管本征增益能力。

2. Vov (过驱动电压)

$$Vov = V_{gs} - V_{th}$$

3. id/w (电流密度)

每单位宽度下的电流, 控制 MOS 管的性能, 影响跨导和功耗。

4. gm/id (跨导效率)

跨导与电流密度的比值，衡量 MOS 管的增益能力与功耗效率。 $gm/id = 2/V_{ov}$ 。

5. ft (特征频率)

MOSFET 的单位增益频率，影响运放的带宽和频率响应。

6. FOM (Figure of Merit)

综合性能指标， $FOM = ft * \frac{gm}{id}$ ，用于衡量两者之间的平衡，一般其得到最大值时的状态为理想的工作状态。


(五) 图像绘制


- Self_gain ~ gm/id：绘制跨导效率与本征增益的关系图。
- ft, gm/id ~ Vov：绘制特征频率与跨导效率随过驱动电压变化的关系图。
- FOM ~ Vov：绘制性能指标（FOM）与过驱动电压的关系图。
- Id/w ~ gm/id：绘制电流密度与跨导效率的关系图。

注：可以使用 `wavaVSwava` 函数绘制指定横纵坐标的图像。



得到的图像如下


NMOS:





PMOS:





(六) 参数确定

1. gm/id 选取

观察上面 NMOS 和 PMOS 的 FOM 曲线可以发现，对于 tsmc18 工艺，在 V_{ov} 为 0.1~0.2 时取到最大值，对应的 $gm/id = 2/V_{ov}$ 取值在 10~20。考虑噪声等因素，对于电流镜管，**gm/id 取 8**，对于放大管，**gm/id 取 16**。

2. L 选取

由于 DC Gain = 80db(10,000 倍)，两级运放的 selfgain 相乘应大于 40000

对于放大管 nmos 在 gm/id 为 16，**L 取 1u** 时其 self_gain=229;

对于放大管 pmos 在 gm/id 为 16，**L 取 1.2u** 时其 self_gain=272; (此时两者相乘为 84db)

对于电流镜 pmos 和 nmos 在 gm/id 为 8 时，**L 取 2u** 以得到大的输出电阻 r_o ，以保证电流镜像准确。

(这里 L 整体分配偏大，有优化空间)

3. 电流分配

考虑到封装、测试设备以及寄生电容的影响，**CI** 被调整为 **12pF** (1.2 倍原值)。

根据 $GBW = G_m / (2\pi * C_c)$ 公式，已知 $GBW = 50MHz$ ， $C_c = 0.5 * C_I = 6pF$ (暂时设定)。可以求得输入管的跨导 **gm=1884uS**。由于 $gm/id = 16$ ，可以确定该管子的电流为 **117uA**。

但综合考虑下面两点(a、到在输入范围在 0.9V 附近 $G_m = g_{mp} + g_{mn}$ ，因此 $gm=942uS, id=58uA$ b、在输入范围接近 GND 或 VDD 时，输入管会有一边进入截止区，此时 id 仍为 117uA)，留取一定余留，选择基准电流 $I_d = 100uA$ 。

(上面这一段整体有问题，第一次设计认识不够深刻。主要是因为悬浮电流镜两侧是 AC 短路的，因此整体的 C_c 其实是两倍的 C_c ，为 12pF，因此 G_m 为 942uS， $gm = G_m/2$ ，同样 $gm/id=16$ ， id 为 100uA 左右

[Class AB 输出级的静态电流 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 \(原名: 电子顶级开发网\) -](#)

[轨到轨运放 GBW 问题 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 \(原名: 电子顶级开发网\) -](#)

)


尾管电流 $i_d = 2 * I_d$ 。

对于共源共栅级电路，其共源极电流通常为尾电流的 1 到 2 倍，取 1.5 倍，即 $3 * I_d$ 。根据基尔霍夫电流定律，共栅极电流为 $2 * I_d$ ，

悬浮电流镜即其偏置电路电流为 I_d

Class AB 输出级电流为 $10I_d$ (暂定，考虑到次级点，压摆率等因素，最终经过迭代后输出级电流调整为 $20I_d$)

电流分配如下



4. W 选取


在每个管子的 I_d 、 L 、 g_m/I_d 确定后，可以通过 $i_d/w \sim g_m/I_d$ 图像来确定对应 L 下的 W 值。如果 W 值过大，可以通过调整 **Multiplier** 参数来进行优化，以便更方便地进行版图绘制。

至此，运放结构中每个管子的 W/L 和 I_d 就已完全确定。

(七) 偏置电路设计

1. Cascode 偏置电路

在运放的设计中，需要 $VB1$ 、 $VB2$ 、 $VB3$ 、 $VB4$ 四路偏置电压。常见的 Cascode 偏置电路如下：



通过两个倒比管（红色箭头标注，L 扩大为原来的 4~6 倍）给共栅极提供偏置电压 VB2、VB3。

（为了满足匹配的要求，通常不会直接把 L 扩大，而是采用栅极和漏极串联短接的形式来达到扩大 L 的目的，如下文中展示的

[cascode 倒比管原理图两种设计下性能差别大 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 \(原名：电子顶级开发网\) -](#)

同时为了节省功耗，偏置电路的基准 I_d （即理想电流源大小）设计为 $5\mu A$ ，因此需要将对应管子的尺寸进行 20/40/60 倍的缩小。

（这里也是有问题，通常电流复制倍数不超过 10, 否则会不容易进行匹配导致电流镜像不准确，因此这个 $5\mu A$ 电流太小了）

Tips:理解偏置电路原理后，就会发现偏置电路不需要单独去设计，只需要将运放中的电流镜管 copy 到偏置电路中即可。


（具体的偏置电路的设计这里给出几篇文章参考

[关于 Cascode 运放的偏置电路 - 知乎](#)

[模拟 IC 设计--低压 cascode 电流镜怎么用？ - 知乎](#)

2. Constant gm bias

在设计里采用 Constant gm bias 电路产生 $5\mu A$ 的电流。电路结构如下：



- MOS 管尺寸的确定：



4 个 mos 管直接 copy 偏置电路中的管子。

左边的 PMOS 的 W/L 要为右边 W/L 的 4 倍。

为了保证电流镜像精准，下面的两个管子其 L 增大为 6u。

- 电阻 R 的确定：


设置其阻值 res 为变量，通过 DC 仿真扫参得到在 $R=15.36k$ 时其电流为 5uA,并将此电流镜像出去替换掉 Cascode 偏置电路中理想的电流源。



(注意这个结构，电阻看起来也可以放在右边，但是这样会有环路稳定性的问题
[模拟 IC|两种自偏置电路的对比|constant gm reference - 知乎](#))


3. 启动电路

因此设计如下的启动电路，上电时上面的 PMOS 导通，VDD 通过中间的 PMOS 管作用到 bias 电路中，从而保证启动。启动后，该管截至，不影响正常电路的工作。




没有特殊说明, VDD 默认 1.8V, 同向输入端默认 900mV 直流电压+100mV 交流电压

● 电路搭建



● 仿真设置与结果分析




通过 **result -> annotate -> DC Node Voltages** 和 **DC Operating Points**, 可以查看管子的参数以及节点电压。通过 DC 仿真, 确保管子工作在饱和区 (并留有一定 margin), 同时保证电流分配的准确性。

Tips: 在原理图界面右键点击, 选择 **Annotations -> Setup**, 可以显示管子的其他参数, 如 region 和 **gm/id** 等。


(二) AC 仿真

● 电路搭建

同向输入端输入 900mV 直流信号, 反向输入端在此基础上叠加 1V 交流信号




● 仿真设置与结果分析



运行完 AC 仿真后, 选择 **result -> direct plot -> main form**, 在弹出的窗口中选择 **differential nets**, 然后分别选择 **db20** 和 **phase**, 选择输出端和同向输入端, 以获得幅频和相频响应曲线。通过分析, 可以看到低频增益为 **116dB**, **GBW** 为 **53.2MHz**, **PM** 为 **63°**, 均满足性能要求。

Tip: 在 AC 仿真时为了优化 PM, 需要将次极点尽量推远, 并将右半平面零点调到左半平面, 最好使次极点与零点相互抵消。因此, 适当增大 **nulling 电阻** 可以帮助改善 PM。


(可以进一步尝试 Cascode 补偿, 效率会更高一点, 但是这个结构可能不太适合)




(三) STB 仿真

- 电路搭建


在 analoglib 里调用 iprobe 器件，将其添加到反馈回路上



- 仿真设置与结果分析




在 analoglib 中调用 iprobe 器件，并将其添加到反馈回路上。在 ADE L 中配置 STB 仿真环境，直接选择 direct plot -> main form，然后选择 Stability Summary，可以看到 $GBW = 51.99\text{MHz}$ 和 $\text{Phase Margin} = 62.9^\circ$ 。此外，还可以绘制环路的幅频相频曲线进行观察（由于在高阻节点断开，结果与 AC 仿真的结果基本一致）。



(四) PSRR 仿真


- 电路搭建

电源电压设置为 **1.8V (DC) + 1V (AC)**，同向输入端输入 **0.9V (DC)**。



- 仿真设置与结果分析


运行运放的 **AC 仿真** 后，选择 **result -> direct plot -> main form**，在 **net** 选项中选择输出端，可以看到 **PSRR** 为 **124dB**。



(五) CMRR 仿真


- 电路搭建

同向输入端输入 **0.9V (DC) + 1V (AC)**，输出端经过 **1V AC** 后接到反相输入端。



- 仿真设置与结果分析


运行 **AC 仿真** 后，选择 **result -> direct plot -> main form**，在 **net** 选项中选择输出端，可以看到 **CMRR** 为 **102dB**。




(六) Swing 仿真

- 电路搭建



接成单位增益负反馈，同向输入端施加大小为 **VCM** 的直流电压



- 仿真设置与结果分析





进行 DC 扫描 VCM 的值从 -1V 到 3V。在 result -> direct plot -> main form 中依次选择同向输入端和输出端。可以看到，输入摆幅在 40mV 到 1.8V，输出摆幅在 40.0957mV 到 1.79877V。





(七) Slew Rate 仿真

- 电路搭建




● 仿真设置与结果分析




进行 tran 瞬态仿真后，对比输出曲线与输入曲线，得到正摆率为 30.87MV/s，负摆率为 26.63MV/s。

(八) NOISE 仿真


● 电路搭建




● 仿真设置与结果分析





等效输出噪声曲线如下



运行 noise 仿真后，选择 result -> print -> noise summary，并在 1 ~ 100M（即 2 * GBW）的频率范围内进行积分。可以看到，等效输出噪声为 72 μ V，由于接成单位增益负反馈，等效输入噪声也是 72 μ V。同时，可以查看噪声贡献较大的器件，主要包括共源极电流镜管、Class AB PMOS 输出管和 PMOS 输入管。




接下来，我们可以从时域分析噪声。在 tran 瞬态仿真中，选择 result -> direct plot -> transient signal，并选择输出端。可以看到输出端的时域噪声，其波动范围大约在 0.9mV 上下。



(九) Corner 仿真

- 电路搭建


在不同工艺角下进行运放性能参数的验证。主要仿真 GBW PM PSRR CMRR Swing SR Offset 等指标的仿真



● 仿真设置与结果分析

对下面 5 中典型的工艺角进行配置,具体说明和 section 配置如下


Corner 名称	工艺 §	电压 (V)	温度 (T)	典型应用	备注
TT (Typical-Typical)	典型	典型	典型 (27°C)	正常工作条件	
FF (Fast-Fast)	快速	高电压(+10%)	低温 (-40°C)	最快时钟, 最高功耗	
SS (Slow-Slow)	慢速	低电压(-10%)	高温 (125°C)	最慢时钟, 最低功耗	
FS (Fast-Slow)	PMOS 快, NMOS 慢	典型	典型	不对称特性	由于工艺下没有此corner对应的电阻电容 因此仍用tt下的电阻电容代替
SF (Slow-Fast)	PMOS 慢, NMOS 快	典型	典型	不对称特性	




Tips:可以在 ADE XL 里进行各种工艺角的仿真，然后返回 ADE L 里的 direct plot 绘制图像。

中间过程如下：

✧ GBW PM



✧ CMRR




✧ PSRR



✧ Swing



✧ Slew Rate



✧ Offset

Outputs Setup											
Run Preview		Diagnostics		Results							
Detail											
New Win											
Parameter											
VDD						tt	ff	ss	fs	sf	
rf018.scs						tt_mim	ff_mim	ss_mim	tt_mim	tt_mim	
rf018.scs						tt_res	ff_res	ss_res	tt_res	tt_res	
rf018.scs						tt	ff	ss	fs	sf	
tempera...						27	-40	125	27	27	
Test	Output	Spec	Weight	Pass/Fail	Min	Max	tt	ff	ss	fs	sf
buffer:Sim_OPA1	dc_Vos_2				161.1n	3.045u	511.5n	161.1n	3.045u	183.5n	803n


● 各种工艺角下指标仿真最终结果如下表所示

Corner	GBW(M)	PM(deg)	CMRR(dB)	PSRR(dB)	swing-input	swing-output	SR+(MV/s)	SR-(MV/s)	Offset(V)(单次)
TT (Typical)	53.2	63	102	124	37.4559m~1.8	38.8206m~1.8	31	22	511.5n
FF (Fast-Fa)	70.3	63.5	113	143	40m~1.9646	40m~1.9610	38	30	161.1n
SS (Slow-S)	37.1	63	77	105	40m~1.5725	40m~1.5693	20	19	3.045u
FS (Fast-Sl)	48.2	69	104	136	37.1931m~1.79926	37.0377m~1.79926	27	23	183.5n
SF (Slow-F)	56.2	61	98	116	36.8727m~1.79951	36.8727m~1.7985	33	25	803n

(十) OFFSET 仿真

● 电路搭建

电路接成单位增益负反馈形式（需要将管子换成 mis 后缀的）



● 仿真设置与结果分析

打开 ADE XL

✧ 模型配置

在左侧的 **Corner** 部分，添加一个新的 **Corner**，命名为 **mc**，并设置温度。然后，在模型文件选择框中，选择 **rf018.scs** 文件（该文件包含了该工艺下所有的 section），路径为：

/home/work/lib_hspice/analogLib_61/TSMC_1P6M_MM_RF/models/spectre/rf018.scs


在 **Section** 选择框中，选择以下选项：

- mc(pch and nch)

- `tt_res(rppoly res)`
- `tt_min(mimcap)`

如果模型或 section 配置不正确，将会报 5052 错误。

(参考下面的文章 [tsmc18rf 工艺下 运放 offset 的蒙特卡洛仿真 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 \(原名：电子顶级开发网\) -](#))




✧ 输出变量

通过右键点击，选择 **Add Expression**，将输出端与输入端的信号做差。这样可以方便地分析两者之间的差异。

OPA:Sim_OPA:1 dc_Vos_3 expr (VDC("/VOUT12") - VDC("/net040")) point ☒ ☐

✧ 蒙特卡洛配置

点击 **run** 选择第二项蒙特卡洛，具体配置如下（点数越多，跑的越慢但越准确）



右键输出结果选择 Histogram 绘制直方图

可以看到，offset 基本成正态分布，其均值在 19.16uV 左右，一个 σ 为 651.227u，

offset 点基本落在 3σ 内。后续可以采样 Auto-zero 技术或斩波技术降低 offset。

